Dozenten
Oliver Mattes
Seminarinhalt
In den letzten Jahren gab es in der Rechnerarchitektur eine grundsätzliche Richtungsänderung von immer leistungssärkeren Einprozessorsystemen hin zu Systemen mit Multicore-Prozessoren. Diese sind inzwischen auch in den meisten alltäglichen elektronischen Geräten wie beispielsweise PCs, Handys oder Digitalkameras zu finden. Die Leistungsfähigkeit wird durch Verwendung mehrerer Prozessorkerne auf einem Chip erzielt. Für spezielle Aufgaben werden dazu auch vermehrt unterschiedliche und entsprechend angepasste Prozessorkerne auf einem Chip kombiniert. Durch diese veränderte Rechnerarchitektur sind neue Speichermodelle und Programmierkonzepte notwendig.
Inhalte:Dieses Seminar beschäftigt sich mit aktuellen Entwicklungen von Speichersystemen der Rechnerarchitektur.
Beispiele hierfür sind:
- Dezentrale und verteilte Speichersysteme
- On-Chip-Speicher, rekonfigurierbare Caches, Scratchpad-Speicher
- Selbstverwaltende- und selbstoptimierende Speicher
- Self-aware Memory
- (Hardware) Transactional Memory
Organisatorisches
- Die Anmeldung ist ab sofort unter https://capp.itec.kit.edu/anmeldung möglich.
- Die verschiedenen Themen werden in der Vorbesprechung vorgestellt und anschließend unter den anwesenden Teilnehmern aufgeteilt.
- Die Vorbesprechung findet am 15.04.2011, 11:15 Uhr, in Raum G21, 2. Etage Technologiefabrik statt.
Literatur und Recherche
- IEEE Xplore (innerhalb des Uninetzes)
- ACM Digitcal Library (innerhalb des Uninetzes)
- CiteSeer - Scientific Literature Digital Library
- SpringerLink (innerhalb des Uninetzes)
- The Collection of Computer Science Bibliographies
- The DBLP Computer Science Bibliography
- ... Teilweise Zugang nur von innerhalb des Uninetzes möglich!
Termine & Vortragsfolien
| Datum | Raum | Referent | Titel | Ausarbeitung | Folien |
|---|---|---|---|---|---|
| 15.04.2011, 11:15 Uhr | TF, G21 | Oliver Mattes | Vorbesprechung | - | X |
TF = Technologiefabrik, Haid-und-Neu-Str. 7